Bu durumda çıkış geriliminde -25 Volt görülür [(Giriş sinyali = -15 V) + (Dolan kapasitörün uçları arasındaki potansiyel fark = -15 V) + (Kapasitör dolana kadar geçen sürede çıkış gerilimin sahip olduğu değer = +5V) = -25 V]. R1 direncinin değeri oldukça fazla bir değer olduğu için C1 kapasitörü, tam olarak boşalmak için geçecek 5 zaman sabitine ulaşmadan giriş sinyali işaret değiştirir böylece çıkış gerilimi de +5 Volt’a yakın miktarda (5 Volt’tan biraz fazla) bir gerilime sahip olur (Tam olarak 5 Volt değil, çünkü kondansatör bir miktar da olsa boşalmıştır.). Giriş sinyalinin tekrardan pozitif alternansa geçmesi durumunda ileri kutuplanan diyod kapalı bir anahtar gibi davranarak iletime geçer ve +5 Volt’tan az miktarda fazla olan gerilim değerini +5 Volta çeker. Böylece bir “cycle” oluşturulmuş olur. Geri kalan dalgalar da yukarıdaki gibi birbirini takip eden olaylardan ibarettir. Sonuç olarak Grafik-37 ve Grafik-38’e bakacak olursak “Negative Clamper with Positive Bias” devrelerinde giriş sinyalinin tepe-tepe değeri, şekli ve frekansı değiştirilmeden bu sinyalin pozitif alternansı, çıkış gerilimi olarak V2 gerilim kaynağının değerine kenetlenmiştir.
Pozitif Beslemeli Negatif Kenetleyici Devresi |
Teşekkürler çok güzel anlatım ancak grafikleri göremedim
YanıtlaSil